PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-021118

(43)Date of publication of application: 24.01.1995

(51)Int.CI.

G06F 13/28 G06F 15/78

(21)Application number: 05-164611

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:

02.07.1993

(72)Inventor: HONGO KATSUNOBU


OKI TATSUYA

(54) MICROCOMPUTER

(57)Abstract:

PURPOSE: To speed up system operation by automatically transferring DMA in different transfer mode without the intervention of a CPU.

CONSTITUTION: When a DMA controller 3 is actuated by a DMA request 77, the CPU 1 is held, and a transfer source address, a transfer destination address, the number of transfer bytes, a transfer parameter address. and a transfer mode are read out of a ROM 2 in order and written in the source address register SAR, destination address register DAR, transfer counter register 12a, transfer parameter register TCR, and TPR mode register 8 in the DMA controller, thereby performing the DMA transfer of specified data. The transfer of the transfer parameters and the DMA transfer of the data (transfer of one block) are successively performed in order and the transfer is carried out until blocks are transferred by the number of blocks set previously in a transfer block counter 19.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

FΙ

(11)特許出願公開番号

特開平7-21118

(43)公開日 平成7年(1995)1月24日

(51) Int.Cl.6

識別記号

庁内整理番号

技術表示箇所

G06F 13/28

15/78

310 H 8944-5B

510 D

審査請求 未請求 請求項の数5 OL (全12頁)

(21)出願番号

特願平5-164611

(71)出願人 000006013

三菱電機株式会社

(22)出願日

平成5年(1993)7月2日

東京都千代田区丸の内二丁目2番3号

(72)発明者 本郷 勝信

兵庫県伊丹市瑞原4丁目1番地 三菱電機

株式会社北伊丹製作所内

(72)発明者 沖 達哉

兵庫県伊丹市瑞原4丁目1番地 三菱電機

株式会社北伊丹製作所内


(74)代理人 弁理士 高田 守

(54) 【発明の名称】 マイクロコンピュータ

(57)【要約】

【目的】 転送モードの異なるDMA 転送をCPU の介在な しに自動的に行えるようにしてシステム動作の高速化を 図る。

【構成】 DMA 要求77によりDMA コントローラ3が起動するとCPU 1をホールドし、RCM 2内の転送元アドレス, 転送先アドレス, 転送パイト数, 転送パラメータアドレス及び転送モードを順に読み出し、DMA コントローラ内のソースアドレスレジスタSAR,ディスティネーションアドレスレジスタDAR,転送カウンタレジスタ12a,転送パラメータレジスタTCR 及びTPR モードレジスタ8へ書込み、指定されたデータのDMA 転送を行う。この転送パラメータの転送とデータのDMA 転送(1ブロックの転送)を連続して順次実行し、予め転送ブロックカウンタ19に設定したブロック数分を転送して終了する。



【特許請求の範囲】

【請求項1】 ROM 及びDMA コントローラを内蔵したマ イクロコンピュータにおいて、ROM に書き込まれている DMA 関連のアドレス及び転送バイト数の情報を前記DMA コントローラ内の所定レジスタへ転送する第1のDMA 転 送及び前記情報により指定される所定のデータ転送を行 う第2のDMA 転送を繰り返し行う連続形のDMA 転送を実 行する手段と、前記第1のDMA 転送の実行に際し、前記 情報及び他のDMA 関連設定情報を前記DMA コントローラ とを備えることを特徴とするマイクロコンピュータ。

【請求項2】 第1若しくは第2のDMA 転送又は連続形 のDMA 転送の実行を指定する転送モードレジスタをDMA コントローラに備え、該転送モードレジスタは、CPU に より書換え可能であり、また前記転送モードレジスタの うち連続形のDMA 転送を指定するビットを含む特定ビッ トを除き第1のDMA 転送における他のDMA 関連設定情報 のDMA 転送による書換えを可能としてある請求項1記載 のマイクロコンピュータ。

【請求項3】 DMA 関連のアドレス指定ビットが奇数バ 20 イト、内部データバスが2バイトであり、第1のDMA 転 送では転送元転送開始アドレスの1バイトと転送モード レジスタの第1バイトとを同時的に、また転送先転送開 始アドレスの1バイトと転送モードレジスタの第2バイ トとを同時的に前記内部データバスを介して転送すべく なしてある請求項1記載のマイクロコンピュータ。

【請求項4】 転送モードレジスタをCPU からアクセス する場合は、転送モードレジスタの第1バイトは内部デ ータバスの上位(又は下位)バイトに、また、第2バイ トは下位(又は上位)バイトに夫々接続され、第1のDM 30 A 転送の場合は、転送モードレジスタの第1パイト及び 第2バイトはともに前記内部データバスの下位(又は上 位) に接続されるべくなしてある請求項3記載のマイク ロコンピュータ。

【請求項5】 ROM 及びDMA コントローラを内蔵したマ イクロコンピュータにおいて、ROM に書き込まれている DMA 関連のアドレス及び転送バイト数の情報を前記DMA コントローラ内の所定レジスタへ転送する第1のDMA 転 送及び前記情報により指定される所定のデータ転送を行 う第2のDMA 転送を繰り返し行う連続形のDMA 転送を実 40 行する手段と、前記第1のDMA 転送の実行に際し、前記 情報及び内蔵タイマの設定情報を該タイマ内の所定のレ ジスタへ転送するDMA 転送を実行する手段とを備えるこ とを特徴とするマイクロコンピュータ。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、ダイレクト・メモリ・ アクセス(以下、DMA という)コントローラを内蔵した マイクロコンピュータ(以下、マイコンという)に関す るものである。

[0002]

【従来の技術】図3は、例えば「■92 三菱半導体デー タブック 16ビットマイクロコンピュータ編」2-299 頁 ~2-325 頁記載のDMA コントローラ内蔵マイコンの構成 を表す略示ブロック図である。図3において、1はマイ コンの中央演算処理装置(CPU)、2はリード・オンリ ー・メモリ (ROM)、3はDMA コントローラ、4,5, 6は夫々データバス, アドレスバス, コントロールバス である。ここでデータバス4は16ビット幅、アドレスバ 内の所定のレジスタへ転送するDMA 転送を実行する手段 10 スは24ビット幅とする。7はDMA 転送全般の制御(DMA 要求77受付、各DMA 制御用タイミング信号生成、CPU ホ ールド信号71出力、DMA 開始/終了制御等)を行うDMA 転送制御部、8はDMA 転送モードを指定するDMA モード レジスタ、9はDMA 転送データを一時ラッチするDMA ラ ッチ、10a,10b はDMA 転送対象の転送元アドレスを指 定, 生成するソース・アドレス・レジスタ (以下、SAR という) の夫々ラッチ部及びカウンタ部、11a,11b は同 じく転送先アドレスを指定, 生成するディスティネーシ ョン・アドレス・レジスタ (以下、DAR という) のラッ チ部及びカウンタ部、12a,12b はDMA 転送する転送バイ ト数を指定、カウントする転送カウンタレジスタ (以 下、TCR という) のラッチ部及びカウンタ部、13a,13b はROM 2内に記憶されているSAR 10a、DAR 11a、TCR 12a 等へ転送すべきデータのアドレスを指定, カウント する転送パラメータレジスタ (以下、TPR という) のラ ッチ部及びカウンタ部、14はROM 2内のデータを上記SA R のラッチ部10a、 DAR のラッチ部11a、 TCR のラッチ 部12a(及びTPR のラッチ部13a)へ転送するDMA 転送を制 御するアレイステート制御部、16はDMA 転送時アドレス バス5に出力すべきアドレスを選択するアドレスセレク タ、15はアドレスセレクタ16を制御するアドレス制御 部、1%は転送ブロック数をカウントする転送ブロックカ ウンタ (以下TBC という) を示す。

2

【0003】図11はSAR のラッチ部10a の書込み制御部 分の回路図であり、図中100aはラッチ部10a のなかの l ビット分のラッチ、510 はラッチ部10a に割りつけられ たアドレスと書込み信号を検出し、ラッチ部10a に対し ラッチ信号110 を出力するSAR 用のアドレスデコーダ 部、101 はこのアドレスデコーダ部510 からのラッチ信 号110 とアレイステート制御部14からアレイステート時 に出力されるラッチ信号140aとのOR (論理和) を取るOR ゲートである。

【0004】また、図6、図8は従来の後述する連続形 のDMA 転送を説明する夫々タイミング図、転送パラメー タの配置図である。図4、図5はDMA 転送を説明するた めの簡単なタイミング図及び転送のモデル図であり、図 中31,32 は夫々DMA 転送対象となる転送元の周辺装置及 び転送先の周辺装置である。 C C で、SAR 10a,10b、DA R 11a,11b、TCR 12a,,12b、TPR 13a,13b はともに24ビ 50 ット (3 バイト) 構成とする。

30

【0005】次に動作について説明する。まず初めに基 本的なDMA 転送について図3、図4及び図5を用いて説 明する。DMA コントローラ3に外部よりDMA 転送を要求 するDMA リクエスト信号77 (D Req.) が入るとDMA 転送 制御部7はCPU 1に対しCPUホールド信号71を出し、CPU 1をホールド状態とする。次に予めCPU 1によってSAR , DAR, TCR の各ラッチ部10a,11a,12a に書込まれた 転送元/先アドレス及び転送バイト数を同カウンタ部10 b,11b,12b に転送し、DMA 転送を開始する。図4におけ る斜線部はCPU 1及びDMA コントローラ (DMAC) 3が動 10 作状態であることを示す。CPU 1によるSAR のラッチ部 10a へのデータ書込み時には図11のアドレスデコーダ部 510 はラッチ信号110 を出力し、データバス4上のデー タをラッチ100aにラッチさせる。

【0006】DMA 転送の個々のデータ転送は次の手順で 行う。まず、アドレスセレクタ16はアドレス制御部15か らの制御信号156 に従いSAR のカウンタ部11b の出力ア ドレス (転送元アドレス)106を選択し、アドレスバス5 へ出力する。同時にDMA 転送制御部7は読み出し信号を 出力線76を介してコントロールバス6へ出力する。この 20 状態で図5に示す転送元周辺装置31から該当アドレスの データがデータバス4へ読み出される。このときDMA 転 送制御部7は別にDMA ラッチ9に制御信号79を出力し、 DMA ラッチ9に読み出されているデータをラッチさせ る。次に同様な手順でDAR のカウンタ部11b の出力アド レス (転送先アドレス) をアドレスバス5へ書込み、信 号をコントロールバスへ出力する一方、DMA ラッチ9 に 先にラッチしたデータを再びデータバスへ出力させ、こ のデータを転送先周辺装置32へ書込ませる。この一連の 動作で1回分のデータを転送する。1回の転送処理後、 SAR、DAR のカウンタ部10b,11b は各アドレスをインク リメント又はデイクリメントし、次回転送のアドレスを 生成し、また、TCR のカウンタ部12b はカウント値をデ イクリメントする。

【0007】上記のデータ転送を繰り返し、TCR のカウ ンタ部12b のカウント値が O (ゼロ)となったらカウン タ部12b はDMA 転送制御部7に対しDMA 転送終了信号12 7(D End)を出力する。この信号を受けてDMA 転送制御部 7はCPU ホールドを解除しCPU 1の動作を復帰させ、ま た、自らは動作を停止する。DMA 転送の動作モードの指 40 定は予めCPU 1によりDMA モードレジスタ8に所定デー タを書込むことにより実現できる。

【0008】次に転送パラメータ(後述)の転送と通常 のデータのDMA 転送を繰り返し連続して行う転送(アレ イチェーン転送、リンクアレイチェーン転送) につき説 明する。リンクアレイチェーン転送では、予めROM 2内 に図8のメモリ配置図に示すように転送元開始アドレス (以下、SAという)、転送先開始アドレス (以下、DAと いう)、転送バイト数 (以下、TBという) 及び転送パラ メータアドレス (以下、TPという) からなる一連の転送 50 と呼び、図6においてA1と記している。

パラメータを書き込んでおく。これら転送パラメータ1 組で指定されるDMA 転送の単位を l ブロックと呼ぶ。こ こで、転送パラメータアドレス(TP)は、次ブロックのDM A 転送における転送パラメータ (群) の先頭アドレスを 示すものであり、これらのパラメータを連続して記述す るアレイチェーン転送では存在しない。

【0009】実際のDMA 転送は以下のような手順で実行 される。まず、予めDMA モードレジスタ8に連続転送モ ード(繰り返し/単発/アレイチェーン/リンクアレイ チェーン転送の選択、この場合はリンクアレイチェーン 転送)、転送単位ビット数(1回の転送ビット数)、転 送モード(バースト,サイクルスチール転送の選択)、 転送アドレス方向(インクリメント/デイクリメント/ 固定)等の動作モード指定を書込んでおく。また、TPR のラッチ部13a に最初の転送パラメータアドレスTPを書 き込んでおく。このTPはROM 2内の転送パラメータ (群)の最初のアドレス、即ち図8における転送元開始 アドレス(SA)1 の下位アドレスに当たるアドレスであ る。更に、転送ブロック (後述) 数を転送ブロックカウ ンタ19个書込んでおく。

【0010】図6に示すようにDMA 要求 (D Req.) 77が DMA 転送制御部7に入力されると、制御部7は前述のと おりCPU 1をホールドし、次にアレイステート制御部14 を起動する。アレイステート制御部14はまず、TPR のラ ッチ部13a の内容 (最初の転送パラメータアドレスTP) を同カウンタ部13b に転送させ、更にアドレス制御部15 を介してアドレスセレクタ16からTPR 13b のアドレスを アドレスバス5に出力する。同時にDMA 転送制御部7は 読み出し信号をコントロールバス6へ出力し、ROM 2か ら転送元開始アドレス(SA)1 の下位、中位のデータSA・ M, SA·Lをデータバス4へ読み出す。このデータは、 アレイステート制御部14出力の制御信号群140(具体的に はラッチ信号) の指示に従いSAR のラッチ部10a にラッ チされる。即ち図11においては、アレイステート制御部 14からSAR のラッチ部10a に対して出力されるラッチ信 号140aがアクティブとなり、ラッチ100aの入力ゲートを 開けデータバス4上のデータをラッチ100aにラッチさせ る。

【0011】次にTPR のカウンタ部13b はカウントアッ プし、次の転送パラメータアドレス、即ち転送元開始ア ドレス(SA)1 の上位アドレスを指示する。次に先と同様 の手順でROM 2から転送元開始アドレス(SA)1 の上位 (SA·H) 及びダミーデータ(dm)を読み出し、前者のみS AR のラッチ部10a にラッチする。後者はどこへもラッ チされない。以上の動作を繰り返し、ROM 2内の転送元 開始アドレス(SA)1、転送先開始アドレス(DA)1、転送 バイト数(TB)1 及び転送パラメータアドレス(TP)2 は夫 々SAR 、DAR 、TOR 及びTPR のラッチ部10a,11a,12a,13 a に願にラッチされる。これらの転送をアレイステート

【0012】とのアレイステートの次に転送ステート (図6にT1と示す) と呼ばれる正規のDMA 転送を実行す る。この転送は先の簡単なDMA 転送の説明で述べたとお り、SAR , DAR , TCR の内容に従いデータ転送を行うも のである。図6のT1は転送ステートを示し、R1,W1 は夫 々1 転送の読み出し、書込みサイクルを示す。 転送ステ ートでTPR のカウンタ部13b がゼロ、即ち1 ブロックの 転送終了を検出すればTBC 19はデイクリメントし、次の ブロックのアレイステートとなる。

【0013】TBC 19は前述のとおり1ブロックの転送完 10 による書換えを可能としてあることを特徴とする。 了とともに1つデイクリメントし、このカウント値が0 (ゼロ) になった時、DMA 転送終了信号197(D End)が出 力されDMA 転送は終了する。上記の説明は1回のDMA 要 求により全ての(全ブロックの)DMA 転送を一気に実行 するバースト転送について述べたものであるが、1ブロ ック毎にDMA 転送を中断し、次のDMA 要求で次の1ブロ ックの転送を順次行うブロックバースト転送及び1つの DMA 要求に対し1単位のDMA 転送しか行わないサイクル スチール転送の場合の説明は略している。

[0014]

【発明が解決しようとする課題】従来のDMA コントロー ラ内蔵のマイコンは以上のように構成されているので、 アレイチェーン転送、リンクアレイチェーン転送におい て転送単位ビット数(1回の転送ビット数), 転送モー ド(バースト転送、サイクルスチール転送、ブロックバ ースト転送)、転送アドレス方向(インクリメント/デ イクリメント/固定),及びウエイトモード(読み出 し、書込みサイクルを延ばすウエイトサイクルの有無) 等DMA モードレジスタ8の内容は最初に設定したままで 変更できないという問題点があった。更に、同様に、内 30 蔵するタイマのカウント値をアレイステートで書き込め ないため、タイマのオーバーフローにより所定のDMA 転 送を希望の時間毎に行うことがCPU の介入なしにはでき ないという問題点があった。

【0015】この発明はこのような問題点を解消するた めになされたものであり、第1~4の発明はアレイステ ートでDMA モードレジスタ8の書換えを可能とするDMA 内蔵マイコンを提供することを目的とし、第5の発明は アレイステートで内蔵するタイマの設定値を変更できる DMA 内蔵マイコンを提供することを目的としている。

[0016]

【課題を解決するための手段】第1の発明に係るマイク ロコンピュータは、ROM 及びDMA コントローラを内蔵し たマイクロコンピュータにおいて、ROM に書き込まれて いるDMA 関連のアドレス及び転送バイト数の情報を前記 DMA コントローラ内の所定レジスタへ転送する第1のDM A 転送及び前記情報により指定される所定のデータ転送 を行う第2のDMA 転送を繰り返し行う連続形のDMA 転送 を実行する手段と、前記第1のDMA 転送の実行に際し、

ーラ内の所定のレジスタへ転送するDMA 転送を実行する 手段とを備えることを特徴とする。

【0017】第2の発明に係るマイクロコンピュータ は、第1若しくは第2のDMA 転送又は連続形のDMA 転送 の実行を指定する転送モードレジスタをDMA コントロー ラに備え、該転送モードレジスタは、CPU により書換え 可能であり、また前記転送モードレジスタのうち連続形 のDMA 転送を指定するビットを含む特定ビットを除き第 1のDMA 転送における他のDMA 関連設定情報のDMA 転送

【0018】第3の発明に係るマイクロコンピュータ は、DMA 関連のアドレス指定ビットが奇数バイト、内部 データバスが2バイトであり、第1のDMA 転送では転送 元転送開始アドレスの1バイトと転送モードレジスタの 第1バイトとを同時的に、また転送先転送開始アドレス の1バイトと転送モードレジスタの第2バイトとを同時 的に前記内部データバスを介して転送すべくなしてある ことを特徴とする。

【0019】第4の発明に係るマイクロコンピュータ 20 は、転送モードレジスタをCPU からアクセスする場合 は、転送モードレジスタの第1バイトは内部データバス の上位(又は下位)バイトに、また、第2バイトは下位 (又は上位) バイトに夫々接続され、第1のDMA 転送の 場合は、転送モードレジスタの第1バイト及び第2バイ トはともに前記内部データバスの下位(又は上位)に接 続されるべくなしてあることを特徴とする。

【0020】第5の発明に係るマイクロコンピュータ は、ROM 及びDMA コントローラを内蔵したマイクロコン ピュータにおいて、ROM に書き込まれているDMA 関連の アドレス及び転送バイト数の情報を前記DMA コントロー ラ内の所定レジスタへ転送する第1のDMA 転送及び前記 情報により指定される所定のデータ転送を行う第2のDM A 転送を繰り返し行う連続形のDMA 転送を実行する手段 と、前記第1のDMA 転送の実行に際し、前記情報及び内 蔵タイマの設定情報を該タイマ内の所定のレジスタへ転 送するDMA 転送を実行する手段とを備えることを特徴と する。

[0021]

【作用】との発明におけるDMA 内蔵マイコンは、アレイ 40 ステートにおいてアレイステート制御部の制御により予 め転送パラメータの一部としてROM 内に記憶しているDM A モードのデータ又はタイマの設定データをデータバス を介して他の転送パラメータの転送と同様にDMA モード レジスタあるいは内蔵タイマのレジスタへ転送する。 [0022]

【実施例】以下、この発明の一実施例を図面に基づいて 説明する。図1は第1~4発明に係る第1の実施例を示 す。図1において148 はアレイステートにおいて、アレ イステート制御部14がDMA モードレジスタ8へ出力する 前記情報及び他のDMA 関連設定情報を前記DMA コントロ 50 書込み制御信号であり、他の部分は図3のブロック図記 載のものと同じである。また、図2は第5発明に係る第2の実施例を示す。図2において20は内蔵タイマ、141はアレイステートにおいてアレイステート制御部14がタイマ20~出力する書込み制御信号、207はタイマ20のオーバーフロー時にDMAコントローラ3に対し出力するDMA要求信号、207は上記タイマ20からのDMA要求信号で

【0023】図12,図13は第2の発明に係るDMA モードレジスタ8の2種類のビット対応のレジスタの書込み制御部分の回路図であり、図12はアレイステートにおいて 10は書き変えできないビット、図13はアレイステートで書き変えできるビットを示している。図中508 はアドレスデコーダ部510 と同様の機能を持つDMA モードレジスタ用のアドレスデコーダ部、83はこのアドレスデコーダ部508 が出力する書込み信号、81はこのアドレスデコーダ部部508 からの書込み信号83とアレイステート制御部14からアレイステート時の必要なタイミングで出力される書込み信号148dとのORを取るORゲート、80a,80b は各ビットのレジスタである。

あり、他の部分は図3記載のものと同じである。

【0024】図14は第3, 第4の発明に係るDMA モード 20 レジスタ8の書込み制御部の回路図であり、図中8a,8b は夫々DMA モードレジスタ8の下位、上位バイトに対応 するレジスタ、84は上記下位バイトのモードレジスタ8a へ接続するデータバスの下位バイト4aとするか上位バイ ト4bとするかのバスセレクタ、148fはアレイステート制 御部14がアレイステートの必要タイミングで出力するセ レクト信号、81,82 は夫々上位、下位バイトのモードレ ジスタ8b,8a の書込み信号81a,82a を上記書込み信号83 及びアレイステート制御部14からの書込み信号148d,148 eのORを取るORゲートである。図15は第5の発明に係る タイマ20内のカウントレジスタの書込み制御部分の回路 図であり、図中201 はタイマレジスタのリロード値をラ ッチするリロードレジスタ、520,203 は図11のアドレス デコーダ510 とORゲート101 と同様の機能をもつアドレ スデコーダとORゲートである。

【0025】図9は第1の発明を単純に実施した場合の 転送パラメータの配置図、図7、図10は第3,4の発明 の一実施例における夫々タイミング図及び転送パラメー タの配置図である。図16は第5の発明に係るDMA コント ローラの動作を示すタイミング図である。

【0026】次に動作について説明する。第1~第4の発明に係るリンクアレイチェーン転送モード(以下、従来と区別するため拡張リンクアレイチェーン転送モードと呼ぶ)のために各転送パラメータは図10に示すとおり転送モードレジスタ14へ転送されるべき転送モードのデータは下位バイト、上位バイトに分かれ、従来夫々転送元開始アドレス(SA)、転送先開始アドレス(DA)のダミーバイトが置かれていた所(図10にM1,M2で示す)に配置されるとする。DMA 転送が開始されると図7のタイミング図に示すとおりアレイステートA1ではまず、転送元開 50

3

始アドレス(SA)の下位,中位バイトのデータSA・L,SA・MがROM 2からSAR のラッチ部10a に転送される。次に転送元開始アドレス(SA)の上位バイトのデータSA・H及び転送モードの下位データM・Lが転送され、順次各転送パラメータの転送を行っていく。アレイステートで転送モードのデータが転送される以外の動作は従来例と同じであるので説明を省略する。

【0027】上述のROM 2上の転送モードのデータを転 送モードレジスタ8へ転送する動作を以下に更に詳しく 説明する。TPR のカウンタ部13b が出力する転送パラメ ータのアドレスとDMA 転送制御部7が出力する読み出し 信号によりROM 2から上記のように転送元開始アドレス (SA)の上位バイトのデータSA・Hは下位のデータバス4a に、また転送モードの下位のデータM・Lは上位のデー タバス4bに夫々読み出される。前者は従来例と同じくSA R のラッチ部10a にラッチされる。後者は、この時セレ クト信号148f (図14) により上位のデータバス4bの方を 選択し、このバスを下位バイトのモードレジスタ8aの入 力へ接続しているバスセレクタ84を通り同レジスタ8aに 書込まれる。この時にアレイステート制御部14から同レ ジスタ8aへの書込み信号148eが出力されているのは言う までもない。このアレイステート制御部14からのセレク ト信号148fはアレイステート実行中のみ上記のとおり上 位のデータバス4bを選択し、それ以外の場合は逆に下記 のデータバス4aを選択している。よって、CPU 1からの 書込み時には下位のデータバス4aのデータを下位のDMA モードレジスタ8aに書込める。

【0028】一方、アレイステートで転送モードの上位 データM・Hも上位のデータバス4bに読み出されるの 30 で、このデータはそのまま上位のDMA モードレジスタ8b へ書込まれる。このとき、書込み信号148dが出力されて いることは言うまでもない。以上のようにアレイステートで転送されたデータにより新たにDMA モードレジスタ 8に設定されたモードの条件は、次の転送ステートでの DMA 転送から有効となる。

【0029】DMA モードレジスタ8においては、この拡張リンクアレイチェーン、同じく拡張アレイチェーン、従来のリンクアレイチェーン、従来のアレイチェーン、繰り返し転送、単転送等の転送モードも指定されるが、これらの転送モードを指定するビットはアレイステートで書き変えられないようにしている。これはこれらのモード指定が変わるとアレイステートの内容及びアレイステートの有無が異なり正常なDMA 転送ができなくなるためである。即ち、図12に示すようにこれらのビットの書込み制御回路についてはアレイステート制御部からの書込みに言を使わず、CPU 1 からの書込みのみ有効であるような構成としている。

【0030】第1の実施例では転送モードのデータの配置を図10に示すようにしたが、これを図9に示すように 従来の転送パラメータの上に配置してもよい。これによ

りアレイステート実行サイクルは増えるが、データバス の上位、下位とモードレジスタの上位、下位とが同じと なるため図14に示すバスセレクタ84と同セレクト信号14 Ofは不要となり回路はより簡単となる。

【0031】次に、第5発明に係る第2の実施例につい て説明する。 転送パラメータの配置は第1の実施例の図 9、図10に準じ、この転送モードのデータをタイマ設定 用データに置き換えたものを想定する。アレイステート でのこのタイマ設定用データを図2のタイマ20の各ビッ トのレジスタ201(図15) へ書込む手順も第1の実施例の 10 転送モードのデータのDMA モードレジスタ8への転送に 準じるので詳しい説明は省く。 第2の実施例では、ま ず従来と同じ初期設定に加え、タイマ20の動作モード及 びカウント値を設定しておく。また、DMA の動作モード (転送モード)はブロックバースト転送を設定し、DMA 要求はタイマからの要求が有効となるよう設定してお く。

【0032】以降のDMA コントローラの動作を図16のタ イミング図に従って説明する。DMA が起動していない状 態で、CPU 1から又は外部要因からタイマ20を起動す る。これによりタイマ20は内部のカウントレジスタのリ ロードレジスタ201 に予めCPU 1が書き込んだカウント 値を図15に図示していないタイマのカウンタ部へ転送す ると同時にカウントを開始する。これと同時にタイマ20 はDMA コントローラ3 に対しDMA 要求信号207(D Req.) を出力し、DMA コントローラ3を起動する。これにより DMA コントローラはまずアレイステート、次に転送ステ ートを実行する。予め転送モードをブロックバースト転 送としているので、この1ブロック分の転送でDMA 転送 は終了する。このアレイステートで従来の転送パラメー タに加え、タイマ設定データ t, (具体的にはタイマの カウント設定データ)をタイマ20のリロードレジスタ20 1 に転送する。

【0033】一方、タイマ20はカウントを続け所定のカ ウント (図16の t。) を終えた時点で再びDMA コントロ ーラ3に対しDMA 要求信号207 を出力すると同時に先に リロードレジスタ201 にラッチされた新たなカウント値 をカウンタへ転送し再びカウントを開始する。以上の動 作を繰り返し行うことで図16亿示すとおり、転送パラメ ータメモリに記述したタイマ設定データで指定する時間 40 間隔ごとに所定のDMA 転送を実行する。なお、図16亿示 すとおり、最初の1回目のDMA 転送はアレイステートA1 でタイマ設定データt、を転送することだけが目的であ り、データのDMA 転送T1は本来必要のないダミー転送と なる。

【0034】以上の動作により転送パラメータの一つと して設定したタイマ設定データ(t,,t,...t。) により、DMA 転送を開始する時間をCPU 1を介さずに指 定できる。なお前述の実施例ではSAR , DAR , TCR , TP R のカウンタ部10b,11b,12b,13bは夫々独立した別個の

10

ものを想定したが、各カウンタ部に共通のインクリメン タ,デイクリメンタを用いてもよい。また同様にSAR と TPR、TCR とTBC を同じレジスタのラッチとカウントレ ジスタに分けて構成してもよい。

【0035】また前述の実施例ではマイコン内のDMA コ ントローラが1チャネルのみのモデルを想定したが、複 数チャネルのDMA コントローラを持つものでもよいこと は言うまでもない。また、第1~4の発明及び第5の発 明を併せて実現してもよい。さらに、第5の発明ではア レイステートでタイマの設定値を転送するようにした が、これをシリアルI/O 関連, D-A(ディジタル-アナロ グ)変換器等の周辺装置のレジスタへの設定データの転 送にしてもよい。また、複数のタイマを持つマイコンで は、どのタイマのレジスタへ設定データを転送するか選 択できるようにしてもよい。

[0036]

【発明の効果】以上のように第1~4の発明によれば、 アレイチェーン、リンクアレイチェーン転送におけるア レイステートで転送パラメータの1つとしてDMA モード 20 レジスタ8の内容を転送できるようにしたので、CPU 1 の介在なしで一連のDMA 転送のモードを変更でき、マイ コンのソフトウェア量を削減できるとともに、複数のモ ードが異なるDMA 転送を連続して行えシステム動作を高 速に行えるという効果が得られる。また、第3,第4の 発明のように転送パラメータの転送時ダミーバイトとし ていた所を利用シテDMA モードレジスタの内容(転送モ ードのデータ)を転送するようにすれば、前述の効果を アレイステートの時間を長くすることなく実現できる。 【0037】第5の発明によれば、同じく転送パラメー タの1つとしてタイマの設定値(タイマのカウント値設 定)を転送できるようにしたので、これら予め設定した タイマの設定値で決まる任意の時間毎にCPU 1の介在な しにDMA 転送を実施でき、マイコンのソフトウェア量を 削減できるとともに、システム動作を高速に行える効果 が得られる。

【図面の簡単な説明】

30

【図1】第1~4の発明に係るDMA コントローラ内蔵マ イコンのブロック図である。

【図2】第5の発明に係るDMA コントローラ内蔵マイコ ンのブロック図である。

【図3】従来のDMA コントローラ内蔵マイコンのブロッ ク図である。

【図4】DMA 転送を説明するためのタイミング図であ る。

【図5】DMA 転送のモデル図である。

【図6】従来例のDMA 転送を説明するタイミング図であ

【図7】第3, 4の発明に係る一実施例のDMA 転送を説 明するタイミング図である。

【図8】従来例における転送パラメータの配置図であ

る。

【図9】第1の発明の一実施例における転送バラメータ の配置図である。

【図10】第3,4の発明の一実施例における転送バラメータの配置図である。

【図11】SAR のラッチの書込み制御部の回路図である。

【図12】第2の発明に係るDMA モードレジスタの2種類のビットに対応するレジスタの書込み制御部分の回路図である。

【図13】第2の発明に係るDMA モードレジスタの2種類のビットに対応するレジスタの書込み制御部分の回路図である。

【図14】第3, 4の発明に係るDMA モードレジスタの 書込み制御部の回路図である。

【図15】第5の発明に係るタイマ内のカウントレジス*

* タの書込み制御部分の回路図である。

【図16】第5の発明に係るDMA コントローラの動作を示すタイミング図である。


【符号の説明】


- 1 CPU
- 2 ROM
- 3 DMA コントローラ
- 4 データバス
- 5 アドレスバス
- 10 6 コントロールバス
 - 7 DMA 転送制御部
 - 8 DMA モードレジスタ
 - 9 DMA ラッチ

10a,11a,12a,13a ラッチ部 10b,11b,12b,13b カウンタ部

20 タイマ


【図1】






【図4】


【図5】




【図2】




【図3】





【図6】




【図7】









【図16】

